科技信息

2010, No.321(01) 74-75

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

应用于CDR电路的DPLL设计与实现
Design and Implementation of DPLL Used in CDR

余发强;徐东明;张云军;

摘要(Abstract):

数字锁相环(DPLL)技术在数字通信、无线电电子学等众多领域得到了极为广泛的应用,利用DPLL可以从串行位流数据中恢复出接收位同步时钟。时钟数据恢复(CDR)电路是同步光纤系统中的核心部件,性能优越的锁相环电路对CDR电路的实现有着极其关键的作用。本文介绍了一种全数字化CDR电路的设计。仿真和实验测试结果表明,该CDR电路可以对相位变化快速同步,尤其对突发数据的时钟恢复,相位抖动的消除有效。

关键词(KeyWords): 数字锁相环;时钟数据恢复;同步;FPGA

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 余发强;徐东明;张云军;

Email:

DOI:

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享