科技信息

2012, No.413(21) 45-46+93

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Past Issue) | 高级检索(Advanced Search)

一种新的模2~n+1加法算法及其电路实现
A New Arithmetic for Modulo 2~n+1 Adder and VLSI Implementation

谢元斌;

摘要(Abstract):

为了提高制约余数系统运算速度的模2n+1加法器的性能,提出一种新的基于自然二进制数系统的模2n+1加法方法,采用简化的进位保留技术、并行超前思想以及条件和选择方法设计实现了快速模2n+1加法器。与传统的基于减一数系统的模2n+1加法器相比,该电路结构可以节省自然二进制数系统和减一数系统转换电路的开销。用SMIC0.13μm工艺实现的32位模2n+1加法器,其节省的面积开销可达传统电路的32.2%,节省的功耗开销可达12.6%,同时速度可以提升39.4%。

关键词(KeyWords): 余数系统;模2n+1加法器;进位保留加法器;并行超前加法器;硬件设计

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 谢元斌;

Email:

DOI:

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享